FPGA学习笔记（一）——初识FPGAFPGA（Field-Programmable Gate Array，现场可编程门阵列），正如其名，FPGA内部有大量的可编程逻辑功能块，使用verilog HDL（硬件描述语言）实现设计。 玩过单片机的小伙伴刚接触FPGA可能会有点困惑，其实FPGA与单片机最大的区别就在于：FPGA设计的是电路，单片机设计的是程序。单片机只有一个CPU在工作时钟的驱动下顺
2023-08-25 331
先进FPGA开发工具中的时序分析1. 概述对于现今的FPGA芯片供应商，在提供高性能和高集成度独立FPGA芯片和半导体知识产权（IP）产品的同时，还需要提供性能卓越且便捷易用的开发工具。本文将以一家领先的FPGA解决方案提供商Achronix为例，来分析FPGA开发工具套件如何与其先进的硬件结合，帮助客户创建完美的、可在包括独立FPGA芯片和带有嵌入式FPGA（eFPGA）IP的ASIC或者SoC
2023-08-25 158
为什么FPGA在原型验证中越来越重要？当前，智能手机AP（应用处理器）的迭代周期已经缩短到每年一次。事实上现在消费电子很多SoC（片上系统）都是每年更新一代产品，甚至是一些定制性的ASIC（专用集成电路）也在以12-18个月的周期进行升级。与此同时，随着芯片制造工艺越来越先进，芯片设计的复杂度呈指数级增长。这种近乎矛盾的发展趋势让芯片设计公司面临着巨大的创新压力，同时先进工艺高昂的量产成本进一步增
2023-08-25 223
为汽车接口、安全和计算密集型负载选择和使用FPGA从传统上来讲，汽车中的计算任务是由微控制器单元 (MCU) 和应用处理器 (AP) 完成的。一辆普通的中档车可能包含 25 至 35 个 MCU/AP，而豪华车则可能采用 70 个或更多。越来越多的汽车需要极其复杂的密集型计算能力，用于执行高级驾驶辅助系统 (ADAS)、信息娱乐、控制、网络和安全等任务。其中许多应用涉及与人工智能 (AI) 相结合
2023-08-25 234
FPGA攻略之Testbench篇Testbench，就是测试平台的意思，具体概念就多不介绍了，相信略懂FPGA的人都知道，编写Testbench的主要目的是为了对使用硬件描述语言(HDL)设计的电路进行仿真验证，测试设计电路的功能、部分性能是否与预期的目标相符。初学者往往把写RTL代码当成重点，不愿写Testbench，包括小朱同学也是，仅仅使用Quartus II自带的仿真产生几个激励，然后观
2023-08-25 266
CPLD/FPGA基础知识（二）——加载电路7. CPLD/FPGA的加载电路.JTAG/PS/AS及CPU加载电路与时序要求l 配置管脚MSEL[1:0]选择配置模式，JTAG模式下会忽略AS (20M)00EPCSPS 01EPS或微机FAS（40M）10EPCSJTAG**微机 nSTATUS指示配置开始状态，双向。必须上拉一个10K 欧的电阻。1复位完成，配置开始0复位完
2023-08-25 300
CPLD/FPGA基础知识（一）——FPGA的结构CPLD/FPGA基础知识1. CPLD/FPGA的发展现状和发展趋势发展方向：l 低电压，大容量，低功耗l IP核复用，系统集成l 动态可重构一定条件下芯片不仅具有系统重新配置电路功能的特性，还具有在系统动态重构电路逻辑的能力。要求重构时间缩短到ns级。l 与ASIC互容，结合应用需求，多元化发展ASIC体积小，功耗低，功
2023-08-25 285
CPLD/FPGA基础知识（三）——IO电平兼容8. PLD/FPGA IO电平兼容原则l I/O单元：是芯片与外界电路的接口部分，需要完成不同电气特性下对输入/输出信号的驱动与匹配要求。l I/O BANK：FPGA的IO被划分为若干个bank，每个BANK都有VCCO和VREF。l IO标准：根据外部器件需求，选择IO标准。IO标准由VCCO或者/和VREF确定，通过软件
2023-08-25 313
